

## 1. MEMORIJSKA KOLA (FLIP-FLOPOVI)

Pošto je glavna razlika između kombinacionih i sekvencijalnih mreža prisustvo memorijskih elemenata u kojima se pamte osnovne informacije o vrednostima prethodno dovedenih ulaza, ovde će ukratko biti objašnjeni memorijski elementi koji se koriste u tu svrhu. Osnovna karakteristika memorijskih elemenata je da ostaju u uspostavljenom stanju i nakon izostanka pobudnih (ulaznih) signala koji su ih doveli u to stanje. U ovom stabilnom stanju mogu ostati neograničeno dugo, sve do pojave novih ulaznih signala. Ovi memorijski elementi se još nazivaju elementarni automati jer imaju najmanji broj mogućih stanja. Oni imaju dva stabilna stanja koja služe za pamćenje 1 bita u računaru i za njihovu hardversku realizaciju koriste se bistabilna kola, tj. flip-floповi. Elementarni automati su obično automati Murovog tipa. Dvoma stabilnim stanjima odgovaraju dva izlazna signala koja služe za njihovo razlikovanje. Ova dva stanja i izlazni signali se označavaju istim simbolom Q, koji može imati vrednost "0" ili "1". U daljem tekstu biće navedeni neki od osnovnih flip-floпова koji služe za realizaciju konačnih automata. Za svaki od njih biće dat zakon funkcionisanja tj. biće prikazana tablica istinitosti koja opisuje funkciju prelaza i izveden analitički izraz. Zakon funkcionisanja se daje samo funkcijom prelaza zato što se izlazni signal poklapa sa signalom stanja.

### *Osobine i zakoni funkcionisanja flip-floпова*

Da bi u potpunosti razumeli način funkcionisanja flip-floпова moramo prvo objasniti razliku između sinhronih i asinhronih automata. Sinhroni automati su oni kod kojih se sve promene stanja memorijskih elemenata dešavaju pod kontrolom spoljašnjeg taktog signala. Ovo znači da se stanja menjaju u jednakim vremenskim trenucima koje određuje generator sinhronizacionih impulsa. **Za razliku od sinhronih, kod asinhronih automata promene stanja memorijskih elemenata zavise od promene ulaznih signala i unutrašnjih kašnjenja logičkih kola kroz koja ti signali prolaze.** Kako se za hardversku realizaciju memorijskih elemenata koriste flip-floповi, za svaki od opisanih flip-floпова važi da mogu biti upravljani taktim signalom ili ne, zavisno od primene. Ako su upravljani taktim signalom zvaćemo ih **taktovani flip-floповi**, u suprotnom netaktovani flip-floповi.

**D flip-flop** (D - eng. *Delay* -kašnjenje)ima jedan informacioni ulazni priključak (D). U opštem slučaju, rad ovog flip-floпа se zasniva na tome da se na izlaz automata prenosi vrednost ulaznog signala (D). Kod taktovanog D flip-floпа, vrednost izlaznog signala se menja samo kada je takti signal postavljen na 1. Izlaz  $\bar{Q}$  preuzima vrednost na ulazu D (zbog zadržavanja ulaza za jedan takti interval) u trenutku kad je takti signal postavljen na 1. Jedna od primena ovog flip-floпа je u pomeračkim registrima, gde se ulazni podatak u flip-floпу pomera na izlaz flip-floпа zakašnjen za jedan takti interval.


**T flip-flop** ima jedan informacioni ulazni priključak (T). Kada se ulazni T priključak postavi na vrednost 1, stanje automata se komplementira. Kada je T ulaz postavljen na vrednost 0, stanje automata ostaje nepromenjeno. Ovakav tip flip-floпа ima primenu u brojačkim registrima.

**RS Flip-flop** sa 2 ulazna priključka: S (eng. *Set*-postavljanje) koji postavlja stanje automata na 1 i R (eng. *Reset*-brisanje) koji postavlja stanje automata na 0. Nije dozvoljeno da S i R ulaz istovremeno budu postavljeni na 1. Kada su i S i R ulaz postavljeni na 0, stanje automata ostaje nepromenjeno.

## Memorijska kola

**JK flip-flop** je flip-flop sa 2 ulazna priključka: J i K. Ako je J=K=0 zadržava se prethodno stanje automata. Ulaz J=1 postavlja stanje automata na 1 kada je K=0, dok K=1 postavlja stanje automata na 0 kada je J=0. **Ako je J=K=1 stanje automata se komplementira.**

Rad flip-flopa kao memorijskog elementa može biti prikazan tablicom istinitosti, ili pomoću odgovarajućih logičkih funkcija prikazanih u analitičkom obliku. Grafički simboli opisanih flip-floпова za slučaj netaktovanih i za slučaj taktovanih flip-floпова, gde je **takt označen sa C**, kao i zakoni funkcionisanja pomenutih flip-floпова (tablicom istinitosti i u analitičkom obliku) prikazani su redom na slici 1. Radi uprošćenja, zakoni funkcionisanja su izvedeni za netaktovane flip-floповe. Q je stanje flip flopa pre dovođenja signala na ulaz,  $Q_{(t+1)}$  je novo nastalo stanje.



Slika 1.

D bistabilno kolo		
D	Q	$Q_{(t+1)}$
0	0	0
0	1	1
1	0	1
1	1	1

$$Q_{(t+1)}=D$$

T bistabilno kolo		
T	Q	$Q_{(t+1)}$
0	0	0
0	1	1
1	0	1
1	1	0

$$Q_{(t+1)}=T\bar{Q} + \bar{T}Q$$

RS bistabilno kolo			
S	R	Q	$Q_{(t+1)}$
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	*
1	1	1	*

$$Q_{(t+1)}=S + \bar{R}Q$$

JK bistabilno kolo			
J	K	Q	$Q_{(t+1)}$
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

$$Q_{(t+1)}=J\bar{Q} + \bar{K}Q$$

Slika 2.

## 2. STANDARDNI SEKVENCIJALNI MODULI

Pojedini delovi računara realizuju se korišćenjem različitih modula koji predstavljaju sekvencijalne mreže i za čije projektovanje se koristi teorija konačnih automata. Ove module nazivamo standardnim sekvencijalnim modulima. Nadalje u tekstu biće opisani neki od njih.

Registri su sekvencijalne mreže koji u računarima i drugim digitalnim sistemima služe za pamćenje binarnih reči. Registar koji služi za pamćenje binarnih reči od  $n$  bitova je u stvari sekvencijalna mreža od  $n$  razreda, gde za svaki bit binarne reči postoji po jedan razred koji predstavlja memorijski element (tj. flip-flop). Na taj način, registri predstavljaju niz bistabilnih kola koji se tretiraju kao jedinstvena celina. **Registri su neophodni i koriste se tamo gde treba ostvariti vezu između blokova računara koji rade različitim brzinama, pri realizovanju aritmetičko-logičkih operacija, za privremeno pamćenje operanada i rezultata operacija, za konverzije podataka iz paralelnog načina predstavljanja u serijski ili obratno, za brojanje događaja itd.**

Za označavanje registara koriste se simbolička imena. Ako je ime registra  $R$  tada se njegovo stanje (sadržaj) označava sa  $(R)$ . Ako se registar sastoji od  $n$  razreda, stanja registra označićemo sa  $Q_{n-1}Q_{n-2}...Q_0$ .

Binarni broj memorisan u registru naziva se sadržaj registra. Za ulaz binarnog broja u registar koristi se termin upisivanje, dok se za izlaz broja iz registra koristi termin čitanje.

Postoji više vrsta registara.


### *Registar sa paralelnim upisom i čitanjem*

Paralelni registar tj. registar sa paralelnim upisom i čitanjem omogućava da se u jednom vremenskom intervalu svi bitovi jedne binarne reči upišu ili pročitaju istovremeno. Kod ovog registra se upis i čitanje vrši istovremeno na svim razredima. Za pamćenje svake cifre u binarnoj reči koristi se po jedan flip-flop.

### *Registar sa serijskim upisom i čitanjem*

Serijski registar je registar kod koga se u jednom vremenskom intervalu može upisati ili pročitati samo jedan bit. Iz registra sa serijskim upisom binarna reč se upisuje serijski, bit po bit. Iz registra sa serijskim čitanjem binarna reč se čita serijski bit po bit. Registar sa serijskim upisom i čitanjem se naziva i pomerački registar.

Na slici 2. prikazan je princip rada serijskog i paralelnog registra.



Slika 2.


Pored navednih tipova postoje i paralelno-serijski i serijsko-paralelni registri koji nalaze veliku primenu u računarskim komunikacijama. Prikazani su na slici 2.

### Brojački registri

Brojač u računaru ili brojački registar je sekvencijalna mreža koja služi za brojanje različitih događaja i merenje vremenskih intervala. Kod ovih registara binarni niz koji predstavlja stanje (sadržaj) brojača se povećava ili smanjuje za 1 pri pojavi taktnog impulsa. Novo stanje se zadržava do pojave sledećeg taktnog impulsa. Brojač na taj način sekvencijalno prolazi kroz  $n$  stanja. Moduo brojača je broj stanja kroz koji prolazi brojač pre nego što se vrati u početno stanje. Najčešće korišćeni brojači su brojači po modulu  $2n$  i dekadni brojači (brojači po modulu 10). Brojači po modulu  $2n$  se realizuju kao  $n$ -to razredni registri.

## 3. ELEMENTARNA ARITMETIČKA KOLA

Pamćenje podataka je jena od funkcija koju obavljaju digitalna kola u računaru. Ona takođe mogu biti namenjena i obavljanju binarnih aritmetičkih operacija. Na slici 3. Prikazana je logička mreža poznata pod nazivom polusabirač (half adder), njegova simbolička oznaka i tabela istinitosti. Polusabirač je realizovan uz pomoć I, ILI i NE logičkih kola. Ova lgička mreža vrši sabiranje dva bita, dve binarne cifre. Rezultat sabiranja binarnih brojeva sadrži dve komponente: zbir  $S_i$  i prenos u sledeći razred  $C_i$ . Ulazni podaci  $a_i$  i  $b_i$  stupaju na ulaze logičkih kola, koja na osnovu njihovih trenutnih vrednosti generišu signale na svojim izlazima. Kada su oba ulazna signala 0, na izlazu prvog **I** kola (1) generiše se prenos  $C_i=0$ . Ista dva ulazna signala dolaze i na ulaz **ILI** kola (2), koje takođe na svom izlazu daje nulu. **NE** kolo (3) prihvata bit prenosa i pretvara nulu sa svog ulaza u **jedinicu** na svom izlazu. Ova jedinica zajedno sa nulom iz **ILI** kola (2) dolazi na ulaze drugog **I** kola (4) koje na svom izlazu generiše nulu, signal na izlazu **I** kola 4 predstavlja zbir  $S_i$  binarnih cifara  $a_i$  i  $b_i$  sa ulaza.



Slika 3.

Kada je  $a_i=1$  a  $b_i=0$ , prvo **I** kolo konvertuje ulazne podatke u nula bit prenosa na svom izlazu ( $C_i=0$ ). **ILI** kolo konvertuje te iste ulazne podatke u jedinicu na svom izlazu. Invertor **NE** prihvata bit prenosa i pretvara ga u jedinicu, koja zajedno sa jedinicom iz **ILI** kola dolazi na


## Memorijska kola

ulaze drugog **I** kola. Drugo **I** kolo na osnovu dve jedinice na svojim ulazima pravi jedinicu na svom izlazu, koja predstavlja zbir  $S_i=1$ .

U trećem slučaju za ulazne podatke  $a_i=0$  i  $b_i=1$ , postupak obrade, i rezultat su isti, tj.  $S_i=1$  i  $C_i=0$ .

U četvrtom slučaju, treba sabrati dve binarne jedinice,  $a_i=1$  i  $b_i=1$ . Kada na ulaz prvog **I** kola dođu dve jedinice, ovo kolo na svom izlazu daje bit prenosa koji je takođe jednak jedinici,  $C_i=1$ . **ILI** kolo prihvata dve jedinice na svojim ulazima, i na izlazu daje takođe jedinicu. Bit prenosa stupa na ulaz invertora **NE**, koji od jedinice pravi nulu na svom izlazu. Ova nula zajedno sa jedinicom sa izlaza **ILI** kola dolazi na ulaze drugog **I** kola, koje na izlazu daje zbir  $S_i=0$ . Znači rezultat je  $S_i=0$  i  $C_i=1$ .

Polusabirač je pogodan samo za sabiranje samo dva bita, ali ne može sabrati i prenos iz prethodnog razreda. Kod mnogih računara i za ovakva sabiranja koristi se drugačije rešenje. Prenos iz prethodnog razreda se može javiti i kod sabiranja višecifrenih binarnih brojeva. Sabiranje brojeva sa učešćem bita prenosa iz prethodnog razreda obavlja se uz pomoć digitalne mreže koja se zove **potpuni sabirač**, ili sumator (full adder). Šema i njegova tablica istinitosti dati su na slici 4. Potpuni sabirač se sastoji iz dva polusabirača i jednog logičkog **ILI** kola.




Slika 4.

Na ulaze jednog polusabirača dolaze binarne cifre  $a_i$  i  $b_i$ , i on na svojim izlazima daje delimičan zbir  $S_x$  i prenos  $C_x$ . Na ulaze drugog polusabirača dolaze delimičan zbir  $S_x$  i prenos iz prethodnog razreda  $C_{i-1}$ . Drugi polusabirač na svom izlazu daje potpuni zbir  $S_i$  binarnih cifara  $a_i$  i  $b_i$  i prenosa iz prethodnog razreda  $C_{i-1}$ , i delimičan prenos  $C_y$ . Konačan prenos u sledeći razred  $C_i$ , dobija se na izlazu iz **ILI** kola. Ovakav proces izračunavanja ponavlja se za sve razrede binarnog broja.

Nekada su se zbog visoke cene hardvera pravili računari koji su imali samo jedan sabirač na čije ulaze su se dovodile binarne cifre i prenos iz prethodnog razreda jedan za drugim, tj serijski. Ovakav sabirač se zvao redni ili serijski. Sabiranje osmobitnog broja se odvijalo u osam taktova. Danas se za svaki binarni razred koristi poseban sabirač. Za sabiranje 32-bitnih brojeva, postoji jedan polusabirač za sabiranje LSB, i niz od 31 potpunog sabirača za sabiranje preostalih bita, ili niz od 32 potpuna sabirača, na čije ulaze istovremeno dolaze svih 32 bita brojeva koji se sabiraju. Ovakvo sabiranje se zove paralelno sabiranje, a deo aritmetičko-logičke jedinice koja to obavlja zove se paralelni sabirač, kao na slici 5.

## Memorijska kola

Aritmetičko logička jedinica (ALU) obavlja aritmetičke i logičke operacije nad binarnim brojevima i rotiranje.



Slika 5.

### Pitanja

1. Šta su memorijski elementi? Navesti vrste memorijskih elemenata i opisati način funkcionisanja jednog od njih.
2. Objasniti način funkcionisanja T flip-flopa. Ako je na informacioni ulaz dovede  $T=1$ , a flip-flop se nalazio u stanju  $Q(t)=0$ , koja je vrednost na izlazu flip-flopa? Obrazložiti rešenje.
3. Objasniti način funkcionisanja taktovanog D flip-flopa. Ako je taktni signal postavljen na  $C=1$ , na informacioni ulaz se dovodi  $D=1$ , a flip-flop se nalazio u stanju  $Q(t)=0$ , koja je vrednost na izlazu flip-flopa? Obrazložiti rešenje.
4. Objasniti način funkcionisanja JK flip-flopa. Šta će biti na izlazu flip-flopa ako se na ulaze dovedu  $J=1$  i  $K=0$ ? Obrazložiti rešenje.
5. Kom tipu prekidačkih mreža pripadaju registri? Objasniti princip rada brojačkog registra i nacrtati tablicu istinitosti funkcije prelaza brojača po modulu 4.
6. Kom tipu prekidačkih mreža pripada pomerački registar? Objasniti princip rada pomeračkog registra.
7. Šta su polusabirači?
8. Šta su potpuni sabirači?